周末不会涉及加班
签一年劳动合同,客户项目是3年,具体看候选人能力决定是否长期留用
外包中电科20所
社保:六险一金
硬性:1.FPGA要有5年以上的开发经验,毕业院校一本及以上【技术好可放宽】,熟悉数字信号处理逻辑的开发。
1、依据产品需求、开发进度与任务分配,完成逻辑需求梳理、逻辑解决方案和逻辑架构设计;
2、负责产品详细逻辑方案设计和逻辑设计文档编写;
3、FPGA芯片技术文档阅读和理解;
4、逻辑代码的编写、调试、测试和持续改进;
6、配合硬件和软件开发人员完成整机调试;
7、按要求完成部门负责人布置的临时任务。
1、计算机、电子信息、通信、自动化、电气等相关专业;
2、熟悉verilog或vhdl语言;
3、具备三年及以上verilog或vhdl语言逻辑设计工作经验,熟悉ISE/ VIVADO/ QUARTUS等开发环境,熟悉modelsim等仿真工具。
4、具备较强的英文文档阅读能力;
5、具备较强的技术文档编写能力;
6、工作积极主动、认真负责,具有较强的人际沟通、团队合作、清晰的逻辑思维和表达能力。