本科及以上学历,电子工程、通信工程、自动化等相关专业;
熟练使用Verilog 或VHDL语言,具备良好的代码风格;
熟练使用Xilinx、Altera等FPGA设计工具,如ModelSim、Vivado、Quartus等;
有高速接口开发经验者优先,如PCIE、SATA、以太网(含光纤)、DDR4等 ;
具有三年及以上相关设计经验,能够独立完成项目中接口、算法及逻辑等功能方案与代码实现;
具有较强的责任心和沟通协作能力,具备熟练的英文文档阅读能力。
岗位职责
根据项目需求选择合适的逻辑器件和开发工具,完成软件、硬件接口定义;
完成模块的算法逻辑设计、代码编写、仿真、调试及测试;
负责设计文档、接口文档及仿真测试文档的编写;
具备系统验证和系统调试能力,能够根据设计目标进行任务分解、仿真验证和工程实现。