岗位职责：

1、负责规划高速接口，时钟电路，Power电路的的技术路径选择

2、负责组建核心团队，对高速接口进行技术突破和创新

3、负责统筹规划建立高速完整研发，测试 flow

4、负责引领团队在下述方向或者其中之一方向的关键技术实现

1) 超高速TIADC设计和优化，

2) 高性能，低功耗TX设计

3) 超低功耗，超低抖动PLL设计

4）AFE电路实现，如CTLE，VGA，DFE等

5）UCIE、DDR IO实现

6）DLL等时钟路径电路实现

7）LDO/DCDC等Power电路实现

8）PVT sensor电路实现

5、责团队能力建设，电路设计仿真指导，spec详细分解

任职要求：

1、微电子相关专业硕士及以上学历，相关领域5年以上经验

2、有高速SerDes/ADDA/PLL/DDR/D2D/UCIE/Power等涉及电路的实际开发经验

3、具备一定的项目管理经验和团队管理经验优先考虑

4、有finfet电路实际设计经验者优先考虑