岗位职责：

1.负责DDR模拟方向的架构设计，包括模拟IO性能、面积、功耗优化；

2.负责DDR模拟子系统的开发和架构优化，实现DFE，DLL；

3.统筹DDR模拟方向前端工作，负责DDR的端到端设计，包括Spec和方案制定、关键模拟子系统开发，低功耗设计等；

4.负责DDR模拟开发团队建设和人员能力培养，带领团队完成DDR模拟部分交付。

任职要求：

1.硕士10年以上DDR或者serdes工作经验，具有DDR5/4，LPDDR5/4x，HBM2开发经验者优先；

2.精通CTLE/DFE，高精度DLL；

3.熟悉JEDEC DDR5/4标准，或者LPDDR5/4x，HBM2等标准；

4.能够带领团队完成DDR5/LPDDR5/HBM PHY模拟开发和交付；

5.有DDR5/4量产经验优先，熟悉PHY的lib，gds等全套数据交付流程。

6.熟悉DDR系列SI/PI