更新于 12月30日

ASIC设计工程师(DDR系统)

2.5万-5万·14薪
  • 济南历城区
  • 3-5年
  • 本科
  • 全职
  • 招3人

职位描述

DDR系统PHY模块

岗位职责:
1.负责DDR控制器和PHY模块的集成;
2.负责系统模块架构的设计,及其技术文档的编写;
3.负责系统设计的RTL开发,以及功能验证、时序分析等;
4.协助制定量产测试向量,调试芯片板级系统。


任职要求:
1.专业本科或硕士(电子/计算机)以上学历,3-5年以上工作经验;
2.熟悉模块级结构设计、RTL实现,以及仿真与模拟验证;
3.精通DRAM原理和DDR协议;
4.熟悉AMBA总线协议;
5.熟练掌握总线带宽利用率优化策略。


职位福利:周末双休、节日福利、五险一金、带薪年假、定期团建、大牛带队、多次晋升机会、年轻化团队

职位亮点:中科院技术团队

工作地点

人工智能大厦28层

职位发布者

孙女士/HR

立即沟通
公司Logo山东芯慧微电子科技有限公司
山东芯慧微电子科技有限公司,创立于2019年7月,创业团队来自于中科院电子所可编程芯片与系统研究室。公司坚持用户导向、创新驱动,秉承中科院“解决国家战略和经济社会发展重大科技问题”的使命。瞄准航天、军工、信息安全、工业控制、通信等行业需求,研制自主可控的大规模、高可靠FPGA芯片产品。面向人工智能、数据中心等新兴产业需求,研发新型可编程深度学习神经网络阵列FPNA芯片。针对关键专用芯片国产化替代需求,研发时钟芯片和红外焦平面读出电路芯片,同时,提供高性能集成电路设计服务。
公司主页