工作职责

· 参与芯片架构设计、模块划分和接口定义

· 使用 Verilog/SystemVerilog 进行 RTL 代码编写和仿真验证

· 协助进行综合、时序分析、形式验证等前端设计流程

· 编写设计文档和技术报告

· 与团队成员紧密合作，完成项目目标

任职要求

· 电子工程、微电子、计算机科学等相关专业本科或硕士在读

· 熟悉数字电路设计基础，了解计算机体系结构

· 熟悉 Verilog/SystemVerilog 硬件描述语言

· 熟悉 Linux 操作系统和常用 EDA 工具

· 良好的沟通能力和团队合作精神

· 积极主动，学习能力强，对芯片设计充满热情

加分项

· 有 FPGA 开发经验

· 了解 UVM 验证方法学

工作地点：上海