1. 设计数字电路的DFT，MBIST，产生ATPG，并提供数字测试向量给测试工程师。

2. 通信类芯片，负责从Netlist到GDSII，包括APR/PV/STA/IR等Signoff工作。

3. 静态时序分析，协助设计工程师找出关键路径，并修正时序错误，优化电路，同时产生SDF文件用于数字电路后仿。

任职要求：

1. 微电子相关专业，研究生学历，三年以上工作经验（优秀者可放宽）。

2. 具有大规模 SoC 芯片物理设计经验，尤其是22nm技术和高速设计实施经验。

3. 在综合、平面布局、CTS 和布线、静态时序分析、EM/IR-drop和物理验证方面有扎实的知识和丰富的经验。

4. 具有顶层分区、时序预算、引脚分配和电源网络规划等分层流程方面的项目经验。

5. 精通 Synopsys/Cadence/Mentor EDA 工具。

6. 熟悉 Unix/Linux 环境，擅长脚本编写。

7. 高度的自我激励和积极主动的解决问题的方法。

8. 良好的沟通技巧、较强的人际交往能力和灵活性。

9. 敬业、勤奋，具有良好的团队合作精神。